(19)日本国特許庁 (JP)

(12) 特許公報(B2)

(11)特許番号

第2593146号

(45)発行日 平成9年(1997)3月26日

(24) 脊傷日 平成8年(1996)12月19日

(51) Int.Cl.4		義別記号	庁内整理番号	FI			技術表示箇所
G06F	15/163			G06F	15/16	320A	
	13/38	330			13/38	3 3 0 Z	
					15/16	320P	

発明の数1(全32頁)

(21)出職番号	特顧昭 61-154955	(73)特許権者	99999999
		1	ユナイテッド テクノロジーズ コーボ
(22)出順日	昭和61年(1986)7月1日		レーション
			アメリカ合衆国 コネティカット
(65)公開番号	特開昭62-70964		06101 ハートフォード ファイナンシ
(43)公開日	昭和62年(1987)4月1日		ャル プラザ 1番地
		(72)発明者	ピーター マーク アサナス
(31)優先権主張番号	750923	1	アメリカ合衆国 コネティカット
(32)優先日	1985年7月1日		06074 サウス ウィンザー アーサー
(33)優先権主張国	米国 (US)		ロード 8-3番地
		(74)代理人	弁理士 伊東 忠彦
審判番号	平7-19103		
		合磁体	
		審判長 2	木屋野 忠
		審判官 1	首野 裏昭
		審判官 4	松野 高尚
			最終頁に続く

(54) [発明の名称] データハブ

(57)【特許請求の範囲】

【請求項1】各々が個々に制御信号線を介して及び並列 アドレス/データ信号線を介して個々のポートでハブに 接続された複数のデータソース/転送先スニット間のデ ータ流れを制御するデータハブであって、該データハブ はマスタソース/転送先ユニットから供給される少なく とも一対のアドレスポインタ入力制御信号ワード、ワー ド計数入力制御信号ワード、及びチャンネルイネーブル 入力制御信号ワードに応答して、上記入力制御信号ワー ース/転送先ユニット内の一又はそれ以上のメモリ位置 からの一又はそれ以上の予定されたデータ信号ワード転 送を示し、上記ソースとしてのデータソース/転送先ユ ニットはチャンネルイネーブル入力制御信号ワードによ って上記データハブにおいてイネーブルとされるチャン

ネルにおけるチャンネルソースユニットとして使用さ れ、上記一又はそれ以上の予定されたデータ転送は上記 ソースとしてのソース/転送先ユニットから転送先ユニ ットとして使用される転送先としてのイネーブルとされ たチャンネルデータソース/転送先ユニット内の一又は それ以上のメモリ位置へ上記データハブによってなさ れ、上記一又はそれ以上のチャンネルソースユニットメ モリ位置の第1のものはソースアドレスポインタ入力制 御信号ワードによって示され残りのものは上記ワード計 ドは上記ハブによってなされるソースとしてのデータソ 10 数に等しいいくつかの連続する上記ソースアドレスポイ ンタ入力制御信号ワードの増加又は減少によって示さ れ、上記一又はそれ以上の転送先メモリ位置の第1のも はデータ転送先アドレスポインタ入力制御信号ワードに よって示され残りのものは上記ワード計数に等しいいく つかの連続する上記転送先アドレスポインタ入力制御信

2

号ワードの増加又は減少によって示され、上記ハブは更 に、上記転送先としてのイネーブルとされたチャンネル データソース/転送先への後の転送のために 上記ソース としてのイネーブルとされたチャンネルソース/転送先 から転送されたデータを一時的に記憶する記憶手段より なり、上記データハブは:

上記ソース及び転送先アドレスポインタ入力信号ワー ド、上記ワード計数及び上記チャンネルイネーブル入力 制御信号ワードに応答して上記イネーブルにされたデー タソース/転送先ユニットに対してソースデース転送要 10 求出力信号を供給し次にその代りに上記ソースとしての イネーブルにされたデータソース/転送先ユニットから ソースバス許可信号を受け取る制御手段であって、該制 御手段は上記ソースバス許可信号に応答して上記ソース アドレスポインタ入力制御信号ワードを出力信号として 上記ソースとしてのイネーブルにされたデータソース/ 転送先ユニットに供給し、上記記憶手段は同時にソース データ信号ワードを上記ソースアドレスポインタ出力制 御信号ワードによって示されるような上記ソース/転送 先ユニット内のメモリ位置からソースデータ信号ワード 20 を受けとって一時的に記憶し、上記制御手段はそこで上 記転送先としてのデータソース/転送先ユニットに転送 先データ転送出力要求信号を供給し次にその代りに上記 転送先としてのデータソース/転送先ユニットから転送 先バス許可信号を受け取り、上記制御手段は上記転送先 バス許可信号に応答して前記転送先アドレスポインタス 力制御信号ワードを転送先アドレスポインタ出力制御信 号ワードとして上記転送先としてのデータソース/転送 先ユニットに供給し同時に上記記録手段から上記転送先 アドレスポインタ出力制御信号によって示されるような 30 上記転送先としてのソース/転送先ユニット内のメモリ 位置への上記データ信号ワードの転送を行い、もって上 記ソースとしてのデータソース/転送先と上記転送先と してのデータソース/転送先とでメモリを共有すること なくデータ転送がなされ、上記制御手段は上記ソース及 び転送先アドレスポインタ出力信号を増加又は減少させ 上記ワード計数信号を減少させ上記ワード計数信号がゼ 口に等しくなるまで上記ソースとしてのイネーブルにさ れたチャンネルのデータソース/転送先ユニットから上 記転送先としてのデータソース/転送先ユニットへのデ 40 ータの転送を周期的に繰り返す、制御手段を特徴とする データハブ.

【請求項2】上記制御手段は更に上記記憶手段への非同 期入来直接直列データ信号ワード転送に及び上記複数の データソース/転送先ユニットの内の選択された一つか らの非同期直立データ転送要求信号ワードに応答し、 F. 記制御手段はそれに応答して予定されたデータ信号ワー ド転送を低位優先転送カテゴリに分類し非同期入来直接 直列データ信号ワード転送を中位優先転送カテゴリに分

送カテゴリに分類し、上記制御手段は上記優先カテゴリ を保ちつつ優先付けされたデータ転送要求出力信号ワー ドを供給し、上記制御手段は上位優先データソース/転 送先からの上記上位優先非同期直列データ転送要求信号 ワードに応答してイネーブル信号を供給し、該イネーブ ル信号は上記上位優先データソース/転送先が直ちに他 のデータソース/転送先から/ヘデータ信号を伝送/學 信することを許容し、上記制御手段は又上記記憶手段へ の上記中位優先非同期入来直接直列データ信号ワード転 送に応答して上位優先非同期直列データ転送要求信号ヮ ードによって表現される全ての転送が完了した後に上記 中位優先非同期入来直線直列データ信号ワード転送を行 い、それは次にその代りとして上記中位優先データソー ス/転送先ユニットから転送先バス許可信号を受けるた めに転送先バス要求信号を転送先ユニットとして使用さ れる転送先としての中位優先データソース/転送先ユニ ットへ供給することによってなされ、上記制御手段は上 記転送先バス許可信号が供給された後に上記記憶手段か **5上記転送先としての中位優先ソース/転送先ユニット** 内のメモリアドレスへのデータ信号転送を行い、上記制 御手段は上記低位優先の予定されたデータ信号ワード転 送に応答し、上位優先非同期直列データ転送要求信号ワ ードに関する全ての転送及び全ての中位優先データ信号 ワード転送が完了した後に一又はそれ以上の低位優先デ ータ信号ワード転送を行うとと

を更に特徴とする請求項1に記載のデータハブ。 【発明の詳細な説明】

産業上の利用分野

本発明はマルチプロセッサシステム及び分散プロセッ サシステムに係り、特に分散プロセッサ間及びマルチブ ロセッサ間のデータ転送手段に関する。 従来の技術及びその問題点

分散処理のためのマルチプロセッサシステムアーキテ キチャはプロセッサ間で共用される共通メモリを度々使 用する。これはマルチプロセッサシステムでは複数ポー トメモリ、あるいはクロスバースイッチ、タイムシェア 共通バス、あるいは二重バス構造を含むアーキテクチャ を使用することでなされる。

複数ポートメモリシテムは各々のメモリモジュールと 各々のプロセッサとの間に別々のバスを使用する。各々 のプロセッサバスは各々のメモリモジュールに物理的に 結合される。各々のメモリモジュールは複数のポートを 有し、各々のポートはバスの一を受入れる。各メモリモ ジュールは所定の時間にどのポートがメモリをアクセス するかを決定する内部制御ロジックを有する。メモリア クセスに際して生じる衝突は各メモリポートに優先順位 に割当てることで解決される。ブロセッサとメモリ間に 複数のバスがあるため高い転送速度が実現される。マル チプロセッサクロスバースイッチアーキテキチャではブ 類し非同期直列データ転送要求信号ワードを上位優先転 50 ロセッサバスとメモリモジュールバスとの間の交点に切

換点が形成される。各切換点はプロセッサとメモリとの 間に物理的な転送路を形成する制御ロジックを有する。 制御ロジックはバス上を送られたアドレスを吟味し、そ の特定のモジュールがその時点でアドレスされた状態で あるか否かを判定し、また同一のメモリモジュールに対 する複数のアクセス要求を所定の優先順位に従って解決 する。

マルチプロセッサタイムシェアアーキテクチャでは-定数のプロセッサが共通パスを介してメモリユニットに 接続される。かかるシステムでは一度に一のプロセッサ 10 しかメモリと通信できない。転送動作は任意の時間にバ スを制御できるプロセッサによって制御される。他の転 送の開始を待っているプロセッサはまずバスの使用可能 状況を判断し、バスが使用可能になって始めてメモリユ ニットをアドレスして転送を開始する。このシステムで は全てのプロセッサが一の共通バスを共用しているため メモリアクセスに際して衝突が発生する。メモリのとり ありはアクセス要求のあるユニット間の優先順位を決定 するバスコントローラによって解決される。このタイム シェアアーキテクチャでは一のプロセッサしかメモリと 20 通信できず、他の全てのプロセッサは内部処理に使用中 であるがバスがあくのを待っている状態になっており 従って不利である。

タイムシェア共通バスマルチプロセッサアーキテクチ ャよりも効率的なアーキテクチャはデュアルバスマルチ プロセッサ構造であり、この場合一定数のローカルバス が各々ローカルメモリ及び一または複数プロセッサに接 続されている。システムバスコントローラが各々のロー カルバスと協働して各ローカルバスを共通システムバス へ結合する。多くの設計において、ローカルバスに接続 30 される装置はローカルフロセッサによってのみ使用可能 である。共通システムバスに接続されたメモリは全ての プロセッサで共用される。システムはローカルバスに接 続された装置が他のローカルバスのプロセッサによって もアクセズてきるように構成される。一つのプロセッサ のみがシステムバスを介して任意の時間に共用メモリ及 び他の共通をリソースと通信できる。ローカルバス上の 他のプロセッサはローカルメモリ及びローカル装置との 通信に使用中である状態に維持される。かかるシステム はマルチプロセッサシステムと考えてもよいが、より正 40 確には複数コンピュータシステムとして分類されるもの である。これはプロセッサ、メモリ、及び他の装置が互 いにローカルバス上で接続された場合、かく形成された ローカルグループ自体が一つのコンピュータシステムを なすためである。

安全上の理由から多くのシステムは独立の動作する複 数のコンピュータを有るすリダンダントな構成にされて いる。他のリダンダントなシステムは分散プロセッサの 半独立のな動作を与えるもので、故障したプロセッサあ

に低下させることなくシステムから切離されるように横 成されている。

分散マルチプロセッサシステムは最大の効率を得るた めには半独立に動作する必要がある。相互接続信号リン クを有しつつ独立に近い動作を達成するためにはプロセ ッサオーバヘッドを同識する分散プロセッサの間の何ら かのデータ転送手段を使用せねばならない。これはある 程度までは各ポート毎に物理的に分離されたアドレス及 びデータ入力バスを有する複数ポートメモリユニットを 使用することで達成できる。プロセッサ間のハンドシェ イクにより複数ボートメモリを媒介にしたプロセッサ間 のデータ転送に必要な制御が得られる。しかし、共用メ モリの使用はある程度のアドレス自由度を与えるもの の、一度一つのプロセッサしかメモリをアクセスうする ことができない。この制約はいくつかのシステム設計上 の要求、例えばプロセッサにメモリを自由にアクセスさ せたいという要求と両立しない。

かかるシステム設計上の要求、すなわち共用メモリに よって「待機」状態にされることをなくする問題の部分 的な解決は先入れ先出し(FTFO)バップァをプロセッサ 間に使用することで得らえる。これによりプロセッサが 直ちにメモリをアクセスするのが妨げられることがなく なり、データ流れの自由度が確保される。データは異な った速度で入出力でき、出力データは常にデータがバッ ファに入ったのと同じ順序になる。二方向のデータ流れ についてFIFOバッファを両方向に使用することができ る。しかし、共用メモリで得られるアドレッシングの自 由度はFIFOバッファを用いた解決策では失われる。

上記の共用メモリ及びFTFOバッファを用いた解決策は 個々の利点わあるものの、いずれも別のメモリにより分 離が与えられるにもかかわらず、最も望ましい処理の独 立性の欠如により問題点を有している。共用メモリを用 いた場合任意の時間にプロセッサをアクセスできないた めシステム効率を低下させる望ましくない待機状態が発 生する。FIFOバッファによりバッファリングされたCPU では共用アドレッシングにより得られる情報が使用でき ない。すなわち、CPUはFIFOに書込む際データの位置割 当てを制御することはできるがFIFOから読取る際のデー タの割当てを制御できない。換言すれば、読取る際CPU は所望の記憶位置に到達するまでに関係のないデータを 読取らねばならない。

より効率的な分散プロセッサの処理を行なるととがシ ステムが複雑になるにつれよ重要になってくる。プロセ ッサの数が増加するにつれ相互通信条件はより複雑にな り、望ましくない待機状態を生じる機械が増えてくる。 そとで半独立動作を相対的に維持ないし増大させつつ処 理効率を増大させる手段が必要になってくる。

本発明はプロセッサ間を結合するのに使われ、プロセ ッサ間のデータ転送を高効率で実行するモジュール式デ るいはそれに関する装置がシステム全体の動作を破局的 50 ータハブとして機能する中枢的構成ブロックを提供する

ことを目的とする。

問題点を解決するための手段

本発明においては制御プロセッサないしマスタCPU及 びこれと協働するメモリが同様な協働するメモリを有し ていてもよい別のプロセッサを含む一又は複数の分散し た装置との間でデータの交換を制御プロセッサ及びこれ を協働するメモリと他の各々の装置及びこれと協働する メモリ(これを有する場合)とをモジュール式データハ ブで結合することにより実行する。マスタCPUによるイ ニシャライズの後データハブはマスタCPUの命令により 一又は複数の結合された装置へのデータ転送要求を生成 する。一又は複数の要求が生成するとデータハブはマス タCPUによってデータソースとして指定された装置への データ転送要求の実行を開始する。ハブによる指定デー タソースへの転送要求の生成は直接メモリアクセス (DM A) サイクルを開始する。処理を維持するかハブの制御 を放棄するかの決定権はデータソース側にある。データ ソースの命令処理は妨げられない。ハブは必要なデータ をデータソースから得ることを記憶し、そのデータを指 定された転送先のユニットにその転送先ユニットに好都 20 合なタイミングで転送する。そこでハブは転送先ユニッ トに転送準備のできたデータを持っていて、転送先ユニ ットがデータを受取るのに好都合であると判断するまで 待機中であることを知らせる。転送先ユニットがハブに 転送に行なうように信号を送ると転送先ユニットは目下 実行する必要のある無関係なプログラムの実行を再開 し、一方ハブは転送先ユニットの協働するメモリを直接 にアクセスすることが許される。転送先ユニットで使わ れているプロセッサによっては転送が終るまで通常のブ ログラムの実行を中断し待つ必要がある場合もある。ハ 30 ブは複数の並列フォーマットデータチャンネルのみ、あ るいは並列及び直列フォーマットチャンネルの組合わせ を含むことができる。

7

本発明ではまた各チャンネルはハブ内に形成されるブログラム可能優先順次を有し、これにより各チャンネルと協動する様々な装置からの触合するデータ転送要求を裁定することができる。そででハブが一又は繋なった優先順位を制さられた毛装を表現である。そのでハブが一又は繋なった優先順位を制きない。一方にれた競争を別々のチャンネルから受取った場合は最高の優先順位を有する装置がまず転送アクセスを許され、一方にれた競会等を対したの競会チャンネルない。40との競会チャンネルない。40との競会チャンネルな転送機を持ずの大力の本に表現である。優先順位の転送がプログラムされた転送優先順な使ごで実行された後転送アクセスを許される。優先順次の構造はより高い優先順位の転送が中断されるようなものでもよい。この優先順位の転送が中断されるようなものでもよい。この優先順位の転送が中断されるようなものでもよい。この優先順位の転送がはアル間位のより高い板送が実行された後に再聞される。

本発明ではまた独立した割込条件の選択された組合わせに応答するように再プログラム可能なマスク可能割込 ラインがハブ中に形成される。 本発明ではさらに複数ポートデータハブが分散プロセッサンステムの構成における中枢的な要素として使用される。複数のプロセッサ間をインターフェースのにハブのようなモジュール式の建築プロックに似た装置を使用することにより分散されたサブシステム間に望まりれる。そこで複数のプロセッサをモジュール式複数ポートデータハブにインターフェースし、複数のモジョールボボートデータハブを互いに結合することで多数のマルチブロセッササブシステムを有る複雑に分散・で

このように本の側によるモジュール式複数ボートデーハブは特に分散プロセッサンステムの構成に際し必要に応じていくらでも複製できるデータハブを構成するモジュール式の建築プロックにやや構成上の機能が似た装置であり、またマルチプロセッサ用途のより限定された目的にも使用できる。これは各チャンネルがのM機造を有するマルチチャンネルインターフェース装置を用いてデュアルボートRMAなど共用バスのアドレッシングの独立性とFIFのブーキアチャーの特徴後和の自由さきを結びつけるものである。データは分散プロセッサ間を極くわすかのプロセッサオーバへッドで転送される。実施例

本発明のこれらの、また他の目的、特徴及び利点は以下の図面を参照した実施例の詳細な説明より明らかとな ろう。

第1 図は本発明による複数のモジュール式複数ボート データハブ10を有する分散プロセッサンステムを示す図 である。各々のハブは各々専用メモリを有るプロセッ サ,1/0コントローラ,1/0英屋。インターフェース装置。 及びその他多数な装置の一であってよい複数のデータソ ース/転送先ユニット12をインターフェースする。さら にデータソース/転送先ユニット12は例えば第1 図に示 したシステムと全く同一のシステム全体を含んでいても よい。かかる)リンダントと解説はデータの一体性を確 信するのに使用される。データリンク14は各へのデータ ツース/転送先ユニット120位動するモジュール式複数 ボートデータハブ10とを結合するのに使用される。かか るリンク14は違列でも並列でも、また同期的でも非同期 りでもよい。

本発明による多数ポートデータハブ10はマルチプロセ ッサンステム、特に分散プロセッサシステム構成用のい わば建築プロックに似たユニットとしての使用を意図し ている。しかし、本発明によるデータハブはまた複数 ロセッサンステム中でも使用できることを金頭に置いて おくべきである。設計者はデータハブ10をデータをソー 50 スと板送光との間でソース/転送先プロセッサナーバス ッドをほとんど生じずに転送できる中枢的要素として使 用すことができる。

本発明によるハブ設計の本質的な特徴はデータソース とデータ転送先との間でメモリの共用を必要としない点 にある。とれにより従来のシステムで必要とされたオー バヘッドを除去することが可能になる。

第2図は各々2つのデータハブ26,28及び30,32を使用 するように設計されている―対のリダンダントなシステ ム22,24を有するシステム20を示す。2 つのシステム22. 24は2つの別々の直列データリンク34,36を介して互い に通信することができる。そこで#1のデータハブ26は リンク34を介して#3のデータハブ30に直列に結合され ている。同様に#2のデータハブ28は#4のデータハブ 32に直列リンク36を介して直列に結合されている。一般 にシステム22中の装置はどれも直列データリンク34.36 のいずかを介してシステム24中のあらゆる装置と通信す ることができる。しかし実際には指定されたシステム中 の選択されたユニットのみが通常別のシステムの他の選 択されたユニットと通信する。第2図のシステムアーキ テクチャにおいては各々ハブ26,28,30及び32は並列リン 20 ク38,40,42,44,48,50,52,及び54を介してそれぞれ一対 のローカルバス 56及び58,56及び60,62及び64,及び64及 び66をインターフェースする。

ローカルバス 56,58.60,62,64.及び66は一群の装置88.07,72,74,76,及び78をインターフェースする。第2図の
群の各々はGDIとメモリユニット (MJ) とを含む。CPU及
UTMLの各々は協働するバスと同様に符号付けされている。 、換言すれば非1のデータハブ26は非1のローカルバス 756及び月2のローカルバス58を#3のハブ3の総合する。かくて#16**CPUはデータを#1のMから#1のローカルバス 56,並列リンク38及び#1のデータハブを軽 でンステスとの中の他の装置のとけれかに転送する。

同様に第3図にリダンダントのサブシステム82,84を 有する別のリダンダントシステム80を示す。第2図のシ ステムと第3図のシステムの主要な差はハブ#120で# 2,またハブ#32及び#44の間にそれぞれ別の直列データ リンク88,88が存在し、また同じサブシステム内でハブ 間にローカルバスの共用がないことである。勿論第1,第 2,及び第3図のシステムアーキテクチャは本発明による モジュール式複数ポートデータハブを使用して構成され 40 を様々なアーキテクチャのわずかな例にすぎないことを 理解すべきである。

第4図は本発明によるモジュール式マルチポートデータハブの概略的なブロック図である。第4図の複数ボートデータハブであり、ボートデータハブであり、ボートデータハブであり、ボーリーのではない。しかし開示する本発明思想はデータハブ内に複数のボートが含まれる場合を図括するものであり、デュアルボートデータハブに限定されるものではないことを理解すべきである。

第4図の複数ポートデータハブ10はシステムA90とシ

ステムB92とをインターフェースするように示してある。システムA及びシステムBはそれぞれCRD5,96及び 協働するメモリユニット98,100を有する。各々のシステムのCRは機略的に単一のパスライン102,100として示し たデータ、アドレス、及び制御パスを介して協働するメモリユニットと通信する。パス102及び1040名やは別々の機数ボードデータハブ10と別々のボートにおいて通信を行なう。このように、システムAとシステムBとの間でのメモリの共用はされない。

10

システムAと複数ポードデータハブとの間にはハンド シェイク制御ライン106,108,及び110が設けられる。ま た同様にシステムBと複数ポードデータハブとの間には ハンドシェイクライン112,114,及び116が設けられる。 ハブと各々のCRUとの間の3つのハンドシェイク制御ラインはハブと各々のCRUを成2つのハンドシェイクラインにまで減少させることができることを理解すべきで ある。これは個々のCRUで必要なハンドシェイク思想如 何による。

また第4回に概略化して示した複数ポートデータハブ は上記のデュアルボートによる実施例に限定されること はなく、また並列インターフェースに限定されることは ないことを理解すべきである。各々のハブは個々に形成 でき、第5回に示すように多数の並列チャンネルと多数 の直列チャンネルとを含ませるためのバス帯域幅によっ てのみ限定される。バス帯域幅はメモリシステムに可能 な最大転送速度である。例えば100ナノ秒のアクセス時 間を有するメモリ装置を有するメモリユニットシステム は10メガヘルツのバス帯域幅を有している。これは転送 速度に対するチャンネルの総数を制御する。またシステ 30 ム全体はそのシステム内の最も遅いメモリユニットの帯 域幅で通信する。そとで第5回において御数ポートデー タハブ10はNの並列チャンネルとZの直列チャンネルと の間でデータ転送をすることができる。 検言すれば、本 発明による複数ポートデータハブは様々なアーキテクチ ゃにモジュール化することができる。

第1回は第4回と同様に2つのサブンステム12の扱び」 22とインターフェースする2つのボートのみを有する複 数テータルブ10を編集化して示す関であるが第1回は第 4回はりやや詳細になっている。各々のサブシステム12 の近び122はそれぞれローカルバス124扱び126を介して複 数ボートデータルブ10とインターフェースまれている。 各サプンステムはそれぞれCRJ128,130及びメモリユニッ ト112,134を含む。

第8回の複数ポートデータハブ10は各々ローカルバス #1 124及びローカルバス#2 126と通信する 2つのチャ ンネル136及び13級び138を有している。チャンネル433 はローカルバス#1 124からのライン140上の逆列情報 を受信して同じ情報をライン142を経てローカルバス#2 126に出力する。一般にライン140を経て受信されたデ 50 - 夕はライン142へ供給されるデータと同じであるがア ドレスは同じあったりなかったりする。チャンネル8 13 総は#2のローカルバス126からデータをライン144を経 て受信して同じデータを同一の、あるいは異なったアド レスでライン146を軽で#1のローカルバス124へ出力す る。そででチャンネルA及グチャンネルBは並列データ チャンネルの特徴を有する。しかしチャンネルAとチャ ンネルBとは本発明では単一の二方向チャンネルに結合 することが可能なととを解解でも含むる。

#1サブシステム120及び#2サブシステム122の転送 れる。プログラムi 速度に対する独立性を強化するため別のチャンネルが数 10 テップ202に戻る。 けられる。

複数ポートデータハブのチャンネル136,138の各々は 受信節148,150及び送信節152,154に分割される。とれら の送受信部はワードカウントレジスタ156,158,160,162, パッファレジスタ164,166,168,170,及びアドスレジスタ 172,174,176,178を含む。

複数ボートデータハブ10はチャンネルAと協動するリ ウエストフリップフロップ180及びチャンネルBと協動 する同様なリクエストフリップフロップ182とを含む。 またメモリアドレスレジスタ184がチャンネルAと協動 し、同様なメモリアドレスレジスタ186がチャンネルA は働する。データハブ10はまた制御ユニット188及び 状態レジスタ190とを含む。

各サウンステム120,122のCMはアドレスレジスタ192, 194,バッファレジスタ196,198,及びリクエストフリップ フロップ200,202を含む。各サプシステム120,122のメモ リユニット132,134はバッファレジスタ204,206,及びメ モリユニット208,210を含む。非 1 サプシステム120と # 2 サプシステム122との間のデータ転送は第7及び第8 図のフローチャートを参照するとわかりやすい。

第7図は第6図の複数ポートデータハブ10内で同時に 進行する2つのフローチャートの単純化した例である。 スタートステップ200で動作を開始した後まず判定ステ ップ202で第6図のリクエストフリップフロップA180が 1であるか否かが判定される。否であれば#1サブシス テムのローカルバス124をアクセスする要求がどのユニ ットからもなされていないことを意味する。従ってこの 場合プログラムは204で示すステップ202から戻るループ を連続的に行ない、同一の質問をくりかえす。ローカル バス124に対する要求がなされている場合は次にステッ ブ206が実行されて複数ポートデータハブ10がローカル バス#1 124のアクセスを要求する。次いでステップ208 でアクセス要求がCPU#1 128によって許可されているか 否かが判定される。否であればローカルバスのアクセス が許可されるまでプログラムはステップ208から210で示 すループを循環する。アクセスが許容されると次いでス テップ212実行され、チャンネルA受信アドレスレジス タ172がその内容をメモリ#1アドレスレジスタ184へ転 送する。チャンネルAの受信アドレスレジスタ172はCPU #1又はCPU#2のどちらか一方からそのどちらのCPUが 50 システム転送を制御しているか如何によってその内容を 与えられる。次いでステップ214が実行され、アドレス 与れたロケーションのメモリスペース1の内容がメモリ 1のパっファレジスタに転送され、次いでチャンネルA の受情パッファレジスタ164に転送される。リクエスト リッププロップAが次いでステップ216でゼロとさ れ、ステップ218でリクエトテフリップフロップBが1 とされ、またステップ220でCPU#1の一のバスが解放さ れる。プログラムは次いで222で示すループヲ辿ってス テップ202に戻る。

12

リクエストフリップフロップがステップ218で1にセ ットされるとその変化がステップ224で検知される。と のステップ224での状態の1の変化の検知に先立ち第7 図右側に示すプログラムは要求が検知されるまでステッ プ224をくりかえし循環している。検知の後、ステップ2 26が次いで実行され、テーダハブ10がローカルバス#2 126のアクセスを要求する。次いで判定ステップ228が実 行され、CPUバスのアクセスが許可されているか未許可 であるかが判定される。否であれば230で示す連続ルー 20 ブがアクセスが許可されるまでくりかえされる。許可さ れると次いでステップ232が実行され、チャンネルAの 送信アドレスレジスタ174の内容がメモリ#2のアドレ スレジスタ186に転送される。次のステップ234でチャン ネルAの送信バッファレジスタ166に保持されているデ ータがメモリ#2のバッファレジスタ206の転送され、 また次いでメモリスペース#2 210の適当なアドレスへ 転送される。送信バッファレジスタ166は制御ユニット1 88に制御されて内容を受信バッファレジスタ164から受 取る。同様な他のプロック間の転送が上記の転送がなさ 30 れるに先立ち送受信部内でも生じている。次いでステッ プ236でリクエストフリップフロップBはゼロにセット される。転送ワードカンンタレジスタ158の内容は次い でステップ238で1減らされ、CPU#2のバスがステップ 240で解放される。ステップ242で転送ワードカウントレ ジスタがゼロであるか1であるかの判定がなされる。否 であれはリクエストフリップフロップAはステップ244 でゼロにセットされ、第7図左側のステップ202に後続 するステップが全てのワードが転送されてしまうまでく りかえし実行される。

40 ステップ242のワードカウントレジスタがゼロである 場合CRはステップ246で転送が完了したと報告される。 次いでステップ246が実行され、マスタ可能輸込がイネー ブルされている場合態定されたCRDがステップ250で割込ま れ、ステップ224への機能がなされる。割込がイネープ ルされていない場合プログラムはCRLを割込むことなく 直ちにステップ224(復帰する。勿論Cのフロープログ ラムは状態マンンを使用して実行できることを理解すべ きてある。

50 第8図は単純化したフローチャートは典型的なサブシ

ステム中のCPUにおける一連の事象及び複数ポートデー タハブで生じている一連の事象を同時に示している。仮 想的時間線が図の頂部から底部にかけて走っているもの とする。この場合CPUは制御CPUであり、ステップ300で データ転送用にデータハブ内にチャンネルが構成され る。データハブはステップ302でチャンネアクティビテ ィを開始することにより応答する。一方CPUはステップ3 04に示す如く無関係なプログラムを自由に実行する。ス テップ306でチャンネルが転送データを必要としている ことあるいは転送すべきデータを有していることが判定 10 アドレスバス352及び第2の並列ボートの多重化データ されるとステップ308でリクエストフリップフロップA が1にセットされる。CPUはステップ310を周期的に実行 して転送要求があるか否かを判定する。否であればステ ップ304で無関係なプログラムの実行に戻る。一方要求 が有る場合はCPUはステップ312で自分自身が使用中であ るか否かを判定する。使用中であればステップ304の無 関係なプログラムの実行に戻る。否であればCPUはリク エストフリップフロップをステップ314で1にセット し、同時にそのプロセッサ構成如何によって転送が終了 するまで待つか否を決定する。そのブロセッサ構成がCP 20 Uに転送が終るまで待たせる必要がないようなものであ る場合CPUはステップ316で転送が終了するまでの待つと とが不要であると判断し、次いでステップ318が実行さ れ、CPUリクエストフリップフロップが再びゼロにセッ トされる。特定のプロセッサ構成のため関係のないプロ グラムの実行に進む前に転送が完了されるまで待つ必要 がある場合はCPUはステップ316で転送終了まで待つこと が必要であると判断し、次いでステップ320が実行さ れ、転送が終了したか否かがくりかえし判定される。否 であればステップ320がルーブ322で示すように転送が終 30 了するまでくりかえし実行される。転送が終了すると次 にステップ318が実行され、CPUリクエストフリップフロ ップがゼロにリセットされ、制御ステップ304へ再び戻 され無関係なプログラムのCRUCよる実行が継続する。 CPUリクエストフリップフロップがステップ314で1 に セットされた後既にステップ324においてCPUリクエスト フリップフロップがステップ314で1にセットされるの を持っているデータハブは次にステップ326を実行し、C PUとハブとの間でデータ転送がなされる。転送が終了し た後データハブはステップ328でリクエストフリップフ

0でCPUは転送が終了したことを知る。 第9図は本発明によるモジュール式複数ポートデータ ハブ10の実施例を示す単純化したブロック系統図であ る。第9図の実施例は2つの直列入/出力ポート及び2 つの並列入/出力ポートを有する。サブシステム#1は 本実施例ではマスタCPUである。第9図のハブは例えば 第3図のアーキテクチャに使用することができる。各々 のハブは2つの直列データリンク及び2つの並列データ

ロップAを再びゼロにセットし、これによりステップ32

は既に指摘したように第3回のアーキテクチャに使用す るのが有利であるが、これは単に本発明によるモジュー ル式複数ポートデータハブ特定の実施例として選択可能 な広範囲の内部構造に一にすぎない。第9図の実施例は 従って本発明に教示を使用した特定のシステムアーキテ クチャの単なる―例にすぎないことを理解すべきであ る。

14

第9図の実施例の2つの並列入/出力ポートの構造に は第1の並列ポートの別個のデータバス350及び別個の /アドレスバス354が含まれる。第2の並列ポートのラ イン354上のサプシステム#2へのハブ10からアドレス 出力はデータがこの同じラインを通って送信したり受信 したりされる前に外部でラッチする必要がある。

勿論、ことで開示する(第9図に関連して)ハブと衛 星サブシステムあるいはハブ等を結合する特定のアドレ スデータ、及び制御ラインの構造は単に図示した特定の 実施例での使用状況により決まる便宜的なものにすぎな ない。従って本発明の範囲内で他の数多くのデータ転送 結合構造が考えられ、ことで開示した実施例は本発明の 範囲を限定するものではない。

図示の第9図に複数ポートデータハブ10は2つの別の 複数ポートデータハブ102及び106とインターフェースさ れており、ハブ10はこれらと直列ライン360,362,364,36 6.1553遠隔端末インターフェース (RIT) 368,及び第6 図のサブシステムと同様な#1のサブシステム370及び #2のサブシステム372を介して通信する。サブシステ ム#1及び#2はどちらもCPUユニットとメモリユニッ ト(図示せず)を含む。先に説明したようにサブシステ ム#1は本実施例ではマスタになっている。

第9図に示した本発明によるモジュール式複数ポート データハブ10の実施例では6種類のデータ転送が処理さ れる。転送は複数ポートデータハブ10及び#1サブシス テム370,2つのマンチェスタ送信器 (XMTR) /受信器 (R CVR) 対374,376,378,380を介して結合された2つのデー タハブ102,106,1553RTI368,及びサブシステム#2 122と の間で生じる。図示の実施例えは以下の優先順位のDMA 転送が可能である。

1.1553RTIからサブシステム#1への、またサブシステ 40 ム#1から1553RTIへの転送。

2.#3のハブ106からサブシステム#1のメモリへの転

3.#2のハブ102からサブシステム#1のメモリへの転 送。

4.#3のハブ106へのサブシステム#1のメモリからの 転送。

5.#2のハブ102へのサブシステム#1のメモリからの

6.サプシステム#1のメモリからサプシステム#2のメ リンクとインターフェースする。第9回の特定の実施例 50 モリへの、またサブシステム#2のメモリからサブシス

30

テム#1のメモリへの転送。

DMA要求は制御ブロック382に含まれる制御ロジックと 非同期である。各々の転送要求は上に示した順に優先順 位が与えられ、番号1が最高優先順位をあらわし番号6 が最低優先順位をあらわす。この6つの転送は各々今の 場合マスタサブシステム#1内にあるデータ転送制御 (マスタ) CPUにより書かれるマスタワードによって個 々にディスエーブル化される。16ビットアドレスバス35 2及び354がサブシステム#1,1553RII,及びサブシステム #2のバスの双方に64Kアドレススペースの全部を提供

15

マスタCPUはハブをこれがアドレスポインタ, ワード カウインタを与え、またデータ転送したいチャンネルを イネーブルするようにプログラムする。第15回は第9回 のデータライン350上を転送される様々な16ビットワー ドの定義をサブシステムチャンネル1からハブヘアドレ スライン352上を送られる読取書込デコード命令と関連 して示す。データラインの場合16ビットワードはハブ内 の様々なレジスタに送られる。読取書込デコード命令の 場合、読度デコード命令はライン333上のチップ選択(C 20 SB) 信号と共にライン331に生じるIOR信号によってハブ ヘジクナルされる。また書込デコード命令はチップ選択 命令と関連して生じるライン335上のIOM信号によってシ グナルされる。ハブをプログラムする場合はサブシステ ム#1がまず適当な書込デコード命令を用いてハブ内の 適当なレジスタにアドレスポインタを書込む。次いでサ ブシステム#1は適当なワードカウンタレジスタを適当 な書込デコード命令を再び使用してイニシャライズす る。最後に書後デコード命令9 (WR9)を使用して所棒 のチャンネルがサブシステム#1よりイネーブルされ る。

1553RTI転送の説明

転送の準備として1553RTI368はライン384を要求す る。との要求6種類の転送の最高位の優先順位を有して いる。テータハブ10は以下の条件が全て満足されている 場合との要求に応答する。

1.DMAチャンネル 1 がイネーブルされている。 2.その時点でのDMAサイクルが終了している。すなわち ハブはこの時点で他のチャンネルのための動作をしてい ない。

3.サプシステム#1よりのMTC、すなわちライン386上の メモリトグルクロック信号がローになっている。

第10図は1553RTI転送(外部要求DMAサイクル)の典型 的波形のいくつかを示すタイミング図である。第10図 (a) には第9図中ライン390上の12MHz信号を示す波形 388を示す。第10図(b)はサブシステム#1のCPUのよ りのライン386上の信号を示すメモリトグルクロック (M TC) 信号波形390を示す。MTCがハイの場合にDMA転送が 許される。MTCがローの場合は個々のサブシステムのCPU が自己と協働するメモリユニットのアクセスを許され

る。MTCはサブシステム#1への要求に優先順位を付す のに使用され、これとバスのとりありを裁定するのに有 効である。MTCはいくつかの実施例では図示のような規 則的な再帰的信号であるが、そのパルス幅はプロセッサ のクロック速度及び実行されているソフトウェア命令に 従って変化してもよい(MTC「スローダウン」について は第14図を参照)。データ転送と転送要求の内部での優 先順位付けはいずれもサブシステム#1よりのMTCの☆ 下り縁の位置によるのでMTCの変化はDMM転送に影響す る。普通は第10図に示した特定の実施例ではMTCは乗 算、除算、及びシフト命令群の間を除き周期的に脈動す るこれらの命令群の間はMTCは仮りに複数のACK(確認) パルスが生じたとしても一様に保持されている。データ ハブはこの期間は最初の確認パルスのみを使用し他は無 視する。従ってかかる命令が生じるとデータハブの有効 転送速度が減少する。

16

第10図(c)は転送に備えてRTI368により発せられた ライン384上の要求信号を示している。第10図(d)は ハブ10からサブシステム#1のライン410上の要求信号 (REO) を示す。第10図(e)はライン402上の信号を表 わすバスイネーブル (BEN) 波形400を示す。この波形は サブシステム#1がバスを差し迫ったデータ転送に備え てイネーブルすることを表わす。

同様に第10図(f)はハブが差し迫ったデータ転送に 備えてそのバス350及び352をイネーブルすることを示す 波形404 (XOUTEN)を示している。転送が完了すると第1 0図(g)に波形パルス406で示した如き確認信号(AC K) がライン396に出力される。

マンチェスタ受信器の転送動作の説明

マンチェスタ受信器374及び378の各々は協働する内部 レジスタにおいてワード受信が終了するとワード転送を 要求する。ワードは非同期的に受信され、また受信器は 逐次的に受信されるワードを独立して受信しデータハブ が必要とする並列フォーマットに組立てる手段を含む。 2つの受信器374及び378はそれぞれ優先順位レベル2及 び3が与えられる。 データハブは以下の場合にこれらの 要求に応じる。

 1.各々のDMAチャンネル(2.又は3)が書込デコード命 令0及び1 (第1類WRO及びWR1) によりイネーブルされ 40 ている。これは適正なアドレスポインタが協働するレジ スタ内に存在しておりチャンネルが書込デコード命令9 (第15図WR9,D2ビット及びD3ビット (CH2又はCH3)) に よってイネーブルされていることを意味する。

2.RCV×RDYフラグがアクティブ、すなわち受信期おRCV ×RDYフラグがアクティブ、すなわち受信器が16ビット ワードを完全にデコードしている。デコードが終了する と受信器は内部RCV×RDYフラグ(第15図D16ビット及びD 15ビット)をセットアップし受信器がその内容(R×2 RDY又はR×1 RDY) の転送準備を完了していることを示 50 す。このフラグは状態レジスタ408によって読取られ

る。 3、より高い優先順位の未定の要求がない。

4.この時点においてDMAサイクルが終了している。すな わち最後になされたDMAサイクルが終了している。 5.#1のサブシステム370のCPUからのMTCが立下った状 態にある。

これらの要求が満足された後データハブ10により#1 のサブシステム370のCPUに対しライン410上に要求信号 (REQ) が要求される。第11図(c) は要求信号RFQの波 形412と第11図(b)のMTC波形390及び第11図(a)の1 10 2MHz波形と関係を示す図である。ライン370上のMTC信号 が立上りさらにライン402上のバスイネーブル信号(第1 1図(d) BEN,波形414) がサブシステム#1の制御ロジ ックによって立上げられた後データハブ10はアドレスラ イン352上のアドレスポインタ、アドレス多重化器 (ADD) MJX) 416によりデータライン350上に形成される受信器 データ,及び第11図(e)に波形420で示したライン418 上のメモリ読取 (MRD) 信号とを要求する。ライン396上 の確認信号が転送が終了したことを示し、データバス35 Oは確認信号(第11図(f)ACK,波形424)の立上り縁で 20 RCV×RDYフラグと共にディスエーブルされる。ライン41 0上の要求信号(第11図(c) REQ.波形412) は次いでラ イン386上のMTC信号が立下る際に除去される)。 マンチェスタ送信器の転送動作の説明

2 つのマンチェスタ送信器 (XMTR) 376及び380の各々 は協働する送金器バッファが空である(すなわちTXXEM Pフラグ(状態ワードレジスタの第13又は第14ビット) がアクティブな)場合、またそのチャンネルのワード転 送カウントがゼロでない場合にはワード転送を要求す る。図示の実施例ではマンチェスタ送信器が1ワードを 30 #1のメモリはMMR信号波形416により示す如くメモリか 転送するのに20ミリ秒間を要する。送信器が使用中の場 合はTX×EMPフラグ(送信器レジスタが空であることを 示す)は偽となり他のワードがロードされる準備ができ ていないことを示す。このフラグは状態レジスタ (STAT US) 408で読まれる。2つの送信器376及び380にはそれ ぞれ優先順位レベル4及び5が割当てられる。複数ボー トデータハブはかかる要求に以下の条件が満足されてい る場合広答する。

1.各々の複数ポートデータハブチャンネル (4又は5) がイネーブルされている。これはサブシステム#7がハ 40 ブがサブシステム#1のメモリから情報を検索するのに 使用するアドレスポインタがセットアップされたことを 意味する。アドレスポインタは書込デコード命令2又は 3 (第15図WR2, WR3参照) を要求するサブシステム#1 によりセットアップされる。 すなわちこれはアドレスラ イン352上に二進数の2又は3を与え、アドレスポイン タをデータライン350上に設けてT×1又はT×2レジ スタ381,383に記憶することでなされる。これはまたサ プシステム#が書込デコード命令3 (WR3)を要求しア

ドカウントレジスタに入れられるカウント数を含んでい る(初めの8ピットに)ことをも意味している。最後に サブシステム#1は書込デコード9 (WR9)を要求しま た二進数1をチャンネル4又は5のD4又はD5ビット(第 15図参照)に設けることにより前記送信器をイネーブル

18

2.TX×EMPフラグがアクティブでTX×ワードカウントが ゼロでない。

3.より優先順位の高い未決の要求がない。

4.ワード転送カウントがゼロでない。

5.現時点でのDMAサイクルが終了している。

6.サブシステム#1のCPUからMTCBが立下った状態にあ る。

これらの条件が満足されると複数ポートデータハブ10 は第12図(c)の波形412で示すようなサブシステム# 1のバスの要求信号 (REQ) をライン410に要求する。第 12図 (aa) は第9図のライン390上に存在する信号に対 応する12メガヘルツクロックバルス波形388を示す。第1 2図(bb)は第9図ライン386上のMTC信号に対応す波形3 90を示す。第12図(a)は第9図ライン402のBEN信号に 対応する波形414を示す。第12図(b)はライン422上の MMR信号又はライン418上のMRD信号の一方に対応する波 形416を示す。第12図 (f) はライン396上のACK信号に 対応する波形418を示す。

データハブによりサブシステム#1のバスのアクセス 要求がなされ、またMTC信号が第12図(bb)に示すよう に立上った後ライン402上にバスイネーブル信号 (REN) (波形414)が要求される。イネーブル期間内にライン4 22上でのメモリ書込要求が実行された場合サブシステム **らハブにアドレスされたデータを書込む。確認信号波形** 432は第12図(d)に示すように要求されデータは送信 器376又は380内にラッチされる。確認信号波形418が立 下るとワードカウントが減少しTX×EMPフラグがクリア される。アドレスポインタは第12図(d)に示す如きっ イン396上の確認信号の立上り縁によって増やされる。 ライン410上の要求信号(REO)は次いてライン396トの 確認信号(Ach)が開放された後の最初の12メガヘルツ クロックによって除去される。

そとで送信器転送動作に際して生じる事象の順序を要 約すると、送信器バッファ376又は380が空になり、すわ わちTX×EMPフラグがアクティブになり送信器がより多 くの情報を転送する準備ができたことが示されるとデー タハブにより多くのデータをサブシステム#1のCPUへ 転送する要求をなし、CPUはそのデータバスをMTCがハイ である間イネーブルし、またサブシステムのアドレスノ データラインを3状態化し、CPUはデータハウに確認を 送ってDMAが発生したことを示し、さらに複数ポートデ ータハブはアドレスレジスタを津の転送のための新しい ドレスラインが二進数の3を要求しデータラインがワー 50 アドレスの点まで増やす。この時点で送信器からハブ10 2.106の一へのデータの直列伝送の準備が完了する。 プロセッサ間のブロック転送

第9図の複数ポートデータハブ10は#1サブシステム 370のプロセッサメモリと第2サブシステム382のプロセ ッサメモリとの間の二方向転送を支持する。この形の転 送は最も優先順次が低く、以下の場合に実行される。 1.DMAチャンネル6がイネーブルされている。 2.より高優先順位の未決要求が存在しない。 3.ブロック転送ワードカウントがゼロでない。 4.現時点でDMAサイクルが終了している。 5.第9図のライン386上のMTC信号が立下っている。

転送の方向はBLK WRD CNT レジスタ429に記憶される 内部ワードカウントワイヤの第9ビット (第15図の書込 デコード命令8 (BLK WRD CNT) を参照) により決定さ れる。第9ビットがハイであることはサブシステム#2 側の読取サイクル及びサブシステム#1側の書込サイク ルを示す。同様にこのビットがローであることはサブシ ステム#1のバスの読取サイクルとそれに続くサブシス テム#2のバスの書込サイクルとを示す。

DMAチャンネル6がイネーブルされるといろ仮定はサ ブシステム#1のブロックアドレスポインタ (第15図書 込デコード命令6を参照)が既にサブシステム#1によ りイニシャライズされていることを意味する。そこでサ プシステム#1のプロックアドレスポインタはサブシス テム#1からサブシステム#2への転送の際サブシステ ム#1からのデータが得らえるアドレス、あるいはサブ システム#2からサブシステム#1への転送の際データ が記憶されるサブシステム#1中のアドレスを含んでい る。同様にサブシステム#2のブロックアドレスポイン タ (第15図書込デコード命令7 (WR7) を参照) もまた サブシステム間でのデータ転送の際情報が取出されたり 入れられたりするアドレスを内部に有している。ブロッ クワードカウント (BLK WRD ONT) レジスタはまた第15 図の書込デコード命令9 (ワードをマスクイネーブル) におけるビット6のイネーブルによってイネーブルされ る際イニシャライズされる。

第9ビットのワードカウントがロー、すなわち第9図 の#1サブシステム370から#2のサブシステム372への データ転送が指令されると複数ポートデータハブ10はサ ブシステム#1から送信器への転送に関連して説明した 40 ような#1のサブシステム370との間での読取りDMAサイ クルを開始するが、その際データハブに入来するデータ が送信器レジスタ376,380でなくATEMPレジスタ430に記 憶される点が異なる。データはライン396上の確認信号 (第12図(d)の波形432を参照)の立上り縁を使って レジスタ430内にラッチされる。ライン396上の確認信号 が立下るとライン434トにバス要求信号RR(第12図) (c)波形434を参照)が制御ユニット382によって要求

される。サブシステム#2のCPUが空くと、すなわちラ

瞬)がハイになるとライン440にバス許可確認信号(RCA OK) がハブにより要求され(第12図(g)波形442を参 照) 先行のバスサイクルが終了してハブガバスのマスタ になっていることが示される。

20

次いで転送先のアドレスが多重化アドレス/データバ ストに要求され(第12図(k)ADRUS 波形446参昭) 安定なアドレスが存在するとハブがライン448にASLE信 号 (第12図 (h) 波形449を参照) を要求する。 これは ラッチ450中のアドレス情報をラッチしてサブシステム 10 #2へのアドレスライン452に供給される。アドレスはB INレジスタ456からアドレスを与えられる多重化器(MU X) 454により与えられる。BINレジスタ456はプログラム されたアドレス情報をデータライン350を介してサブシ ステム#1より与えられる。

データは次いでライン460 Eに LUDS信号第12図 (i) 波形462を参照)を制御ユニット382によって要求するこ とでサブシステム#2のメモリに書込まれる。このサイ クルはサブシステム#2によりライン466上に要求され る。第12図(j)に波形464で示した確認信号DTACKによ 20 り終了する。サイクルの終りにデータ確認信号がまず要 求されることはまずライン388上の12メガヘルツクロッ ク信号と同期される。これは次いでサブシステム#2の 全てのラインを3状態化して要求を除去し、サブシステ ム#2のサイクルの終りを示すのに使われる。

プロックワードカウントの第9 ビットが1 である場合 複数ポートデータハブはまずサブシステム#2の側の読 取サイクルを実行し、これをデータラッチ (RTEMP) 470 内に一時的に内部ラッチし、次にサブシステム1の側の 書込サイクルを実行する。

30 上記の場合の全てにおいて、第12図(d)又は(j) に示したようなライン396又はライン466上の確認信号の 立下り縁はブロックワードカウントを減少させる。また 確認信号の立下り縁はそれぞれのアドレスポインタを増 やす。ブロックがサブシステム#1のメモリからサブシ ステム#2のメモリへ動く場合、確認信号は第9回をラ イン466上の同期した同期確認信号になる。ライン472上 のイネーブル信号 (DMAEN) が否定されるとその時に優 先されていた要求はクリアされ (またライン410上の要 求信号もクリアされる、第12図 (c)参照)、それ以上 の要求が生じるのを抑止する。これは基本的な要求には 全く影響しない。そとでライン472上にイネーブル信号 が再び出力されるとMTCの立下り繰が再び復元順位を与 え、必要に応じて新たな要求を発生させる。

から#1のサブシステム370ヘデータ転送するのに際関 係するタイミング関係のいくつかが示されている。第13 図(a)の波形388は第9図中ライン390上の12メガヘル ツ信号を示している。ライン386上のMTC信号は第13図 (b) に波形390として示してある。ライン434上のハブ イン438上のバス許可信号BC(第12図(f)波形439を参 50 からサブシステム#2へのバス要求信号(RR)が第13図

第13図を参照するに、第9図の#2サブシステム372

10

(c) に波形480として示してある。ライン438及び440 上のバス許可(BG)及び確認(BGACK)信号はそれぞれ 第13図(d)及び(e)の波形482及び484として示して ある。サブシステム#2からサブシステム#1へのブロ ック移動の際の手順は次の通りである。まずデータハブ 10がサブシステム#2に対しライン434上にバス要求信 号を出力する。サブシステム#2は空くとライン438畳 に第14図(c)及び(d)の波形480及び482のようなバ ス許可信号を出力する。データハブは次いで440上にバ ス許可確認信号GBACK (第13図(e)の波形484を参照) をライン440に出力し、ライン434上のバス要求信号をゲ ートオフし、サブシステム#2の読取/書込ライン447 をローに駆動し(第13図(i)波形490を参照)、転送 先アドレスを多重化アドレス/データバス354 (第13図) (h)波形491を参照)に要求する。アドレスが安定す るとデータハブはライン448にASLE信号を出力し(ハブ からのハブ/ラッチイネーブル出力へのアドレスストロ ープ入力;第13図(f)波形493を参照)、これはデー タラッチ450からのアドレスを反多重化する。サブシス テム#2内のストローブされたアドレス中にストアされ 20 たデータはデータハブが読取/書込信号 (CPUMR) をラ イン447上に出力することによりADバス354を経て一時記 憶レジスタ (BTEMP) 470ヘデータ流れ及びライン460上 のLUDS信号をハブ内へ導く目的で送られる。第13図 (g)及び(i)の波形488及び490をそれぞれ参照のこ Ł.

そとでデータハブはデータをサブシステム#2からラ イン354へ経て記憶レジスタ (BTEMP) 470ヘライン460上 のデータストローブ信号 (LUPS) を用いて受入れる。サ プシステム#2のサイクルの終りは第13図(j)のDTAC 30 K信号波形492によって示される。するとデータハブはそ の制御ユニット382への内部バス要求信号を発生させ る。MTC信号はバス要求に際してより高い優先順位の未 決の要求が存在していなければサブシステム#1への要 求信号をラッチしてライン410に出力する。これの第13 図(k)に波形500で示す。一方サブシステム#1は第1 2四(1)に波形502で示すバスイネーブル信号をライン 402に出力し、データ転送を開始する。これはサブシス テム#1をアドレス/データライン352,350に対して再 び3 状態化する。次いでレジスタ470から多重化器386及 40 びデータライン350を経てサブシステム#1へ到るデー タ転送が生じる。これを第13図 (m) に波形504で、ま た第13図(n)に波形506で示す。転送はライン402上の バスイネーブル信号を受信した後データハブによって開 始される。転送が終了するとサブシステム#1はDMAが 発生し、データがサブシステム#1メモリに書込まれた ことをライン396に確認信号を発生することで示す(確 認信号については第13図(n)を参照)。双方のアドレ スポインタは欠いで増加され、ワードカウントは減少さ

程がくりかえされる。 DMA転送のためのタイミングの関係

第14図はサブシステム#1からサブシステム#2への 1 ワードブロックの転送のタイミングを示す。 T, ~T, は データハブと2つのプロセッサとの間に同期のため変化 する。サブシステム#1の側の転送はMTC信号とタイミ ングが整合している。サブシステム#2の側の転送は12 MHZ信号と整合している。第13図のサブシステム#2の 側の転送はハブとサブシステム#2との間の信号がMTC 信号と整合していることを示しているが、これは必ずし も必要ではない。例えば第14図ではMTC信号とハブとサ プシステム#2との間の信号との間には何の関係も存在 しない。

22

ここで導かれたT, ~T, はサブシステム#2 においてモ トローラMC68000とインターフェースするハブについて のものである。しかし他のプロセッサを使用した場合々 イミングが変化する.

T. はハブがバス要求信号をサブシステム#2へ送りサ プシステム#2からバス許可確認信号が返るまでの時間 である。MC68000の仕様に基きT,の最小時間は制御CPUの ランニング周波数の同期の1.5倍に選ばれる。図の例で はCPU2は8メガヘルツで動作している。同様にT.の最大 時間は制御CPUのランニング周期の4倍であり、上の側 では500ナノ秒である。この時間はCPU2の命令サイクル のどこでバス要求がなされるかによって多重化する。要 求がサイクルの途中であるとデータハブはアクセスする 前にASLEが否定されるまで待たねばならない。第14図 (e)はデータハブから要求している装置でのバス要求 信号である波形700、及び第14図(g)の波形702で示す バス確認信号の立下り縁によりこのバス要求信号が否定 されるまでの時間を示している。

バス許可確認信号440がハイになってからライン448上

の信号ASLEの立下りによって示される有効なアドレス、 すなわちデータからの反多重化アドレスが現われるまで の間の時間T,は少なくとも83ナノ秒(12MHzの1サイク ル分)で最大値は167ナノ秒に達する。この変化は確認 信号と12メガヘルツクロック信号との内部周期によるも のである。すなわちライン440上のBGACK信号 (第14図 (g)波形702)は12MHz信号と非同期であり、12MHzの 1 サイクル分の時間窓 (83ナノ秒) 内の任意のところで 生じる。そとで第14図(d)に波形704として示す12メ ガヘルツ信号は第14図(h)の波形706で示すAKLE信号 の立下りをトリガする。波形702で示すバス許可確認信 号の立上り縁からBGACK信号の後波形704で示す12メガヘ ルツクロック信号の第2番目の立上り縁によってトリガ されるASLE信号の立下り縁までの時間T2は上記の如く最

第14図(i)に波形708で示す第9図ライン460上のLU DS信号の接続時間T,は最小83ナノ秒,最大値は83ナノ秒 れる。ワードカウントがゼロでないとゼロなるまで全通 50 の整数倍になる。この時間はLUDS信号と第14図(i)に

小83ナノ秒、最大167ナノ秒になる。

波形710で示すDTACK信号466との同期によって変化す る。最小時間はライン378上のDTACK信号を接地すること で得られる。第14図 (i) に示すように LIDS波形 708の 立下り縁はアドレスが外部ラッチ450へのストローブを 終った後最初に現われる12メガヘルツクロックパルスの 立上り縁に対応して形成される。

要求相互の内部優先順位の割当ては第14図(b)に波 形712でT,で示す時間内に行なわれる。内部優先順付期 当て時間(T.)はLUDSの否定の後、すなわちデータがス トローブされた後始まり次の要求がCPUIよりなされるま 10 で続く。

要求に内部優先順位を割当てるのに必要な時間は他の 未決の要求、制御プロセッサのスピード、及びMTCの立 下り縁の出現によって変化し、0から666ナノ秒の間で ある。

転送時間はT, +T, +T, +T, + 74ナノ秒+666+83ナノ 秒である。最悪の場合加算転送時間は(通常332ナノ後 のT,を含めて)2,454ナノ秒である。また最小の転送時 間は1.351ナノ秒である。データハブをブログラムする 場合アドレスポインタがまず書かれる。次いでワードカ 20 ウントレジスタがイニシャライズされる。最後に所望の チャンネルがイネーブルされる。

2 つのマンチェスタ受信器のDMAチャンネルは本実施 例では増加していく16ビットアドレスポインタカウンタ を有する。ワードカウントレジスタを使用することはで きない。しかし勿論別の実施例でワードカウントレジス タを使用することは可能である。従って上記実施例にお いては受信器は受信器チャンネルがディスエーブルされ るまで連続的にデータを隣接するロケーションに記憶し つづけることになる。

本発明においてはDMAを介して受信器により転送され るワード数を制御するのにロックステップモードが有用 である(第15図の書込デコード9及び読取デコード4の ビット7及び8を参照)。状態ワード(第15図読取デコ ード2を参照)において受信器チャンネルの状態を決定 するのに受信器当り3つのフラグが使用可能である。RX 1及びRX2RDYはワードがデコードされていて転送準備が できていることを示す。この信号は優先順位ロジックに 対する要求として作用する。RX1BSY及びRX2BSYは受信器 Xが目下ワードデコードのために使用中であることを示 40 す。この信号はいつ受信器のDMAチャンネルをディスエ ーブルするか、あるはいつアドレスポインタを変化させ るかを決定するのに有用である。RX1 BKL VLD及びRX2 B LK VLDはそれまでに受信した全てのデータがパリティー もマンチェスタエラーも有していないとき真になる。と のビットはCPUIが受信器のバッファを読取ると、あるい は新しい受信器アドレスポインタが書かれるとクリアさ hs.

このように本実施例に設けられたロックステップモー

持する手段を提供する(第15図書込デコード9のビット 6及び7を参照)。このモードでは送信器と受信器のDM Aサイクルは相互に織りこめれている。そこでロード送 信器DMAサイクルの後にはRX×RDYフラグに依存しTX×EM P及びXMTR×WC> 0 フラグとは独立な記憶受信器 DMAサイ クルが続く。同様に記憶受信器サイクルの後にはTXX EM P及びXMTR×WC> 0 フラグに依存しRCV×RDYフラグと独 立なロード送信器DMAサイクルが続く、各々の送信器ワ ードカウントレジスタをロードすると送信器DMAチャン ネルはイネーブルされ受信器の要求はブロックされる。 リンク対1及び2を書込デコードを介してロックステッ プモードに独立に加えてもよい。ロックステップイネー ブルビットはイネーブル読取において読取られる。

74

リンク対はまた自己検査ラップアラウンドモードで独 立に加えてもよい。このモードでは送信器出力は受信器 入力へ向けられ外部マンチェスタの出力はディスエーブ ルされる。ラップアラウンドモードイネーブルビットは イネーブル読取において読取らる。システは電源投入に よって自動的に自己検索モードにはならない。

マスク可能割込み

各データハブは第9回に示す開いた外部ドレイン割込 線720 (INTR) を有する。このラインは以下の8つの割 込条件のどの組合わせにも広答するようにプログラムさ れる。

1.TX1バッファが空の場合に割込む。

2.TX2バッファが空の場合に割込む。

3.RCVIでワードが準備完了している場合割込む。

4.RCVIでワードが準備完了している場合割込む。 5.TX1 DNA ブロック転送がなされた場合に割込む。

30 6.TX2 DMA ブロック転送がなされた場合に割込む。 7.DMAプロック移動がなされた場合に割込む。

8.メイルボックスデータが得られる場合に割込む。

これら全ての条件は書込デコード命令9の上位バイト (第15図参照)によりマスク可能である。マスクレジス タ及び全ての朝込条件は状態読取(第15図読取デコード 4を参照)において読取可能である。 16ビットワードがサブシステム#2によりDMA1にメイ

ルボックスレジスタ (MAIL) 721に書込まれる。このデ ータはライン447上のCPURW及びライン722 FのCTRI 信号 がローである場合LUDSBの立上り縁でメイボックスレジ スタ内の配送される。書込まれた際MBX DTA AVLBフラグ が読取デコード2のビット1にセットされメイルボック スデータが使用可能なことを示す。このビットはサブシ ステム1がこのメイルボックスデータを多重化器386及 びデータバス350を介して読取るとクリアされる。

サプシステム#1はまたメイルをサプシステム#2へ 送る。デコードユニット724は書込デコード命令9のビ ット16をデコードして内部11ビットラッチへ書込む。と のラッチはサブシステム#2バストで読取可能である。 ドはリダンダートなチャンネルとやや同期した状態に維 50 読取デコード命令の上位6ビットはハブ内の状態情報よ

26

りなる。サブシステム#1へ書込まれるとMXB DTA AVI B フラグが読取デコード2のビット8にセットされる(第 15図状態ワード読取を参照)。 このフラグはサブシステ ム#2が多重書器454を介してメイルボックスを読む際 にクリアされる

またサブシステム#1がサブシステム#2の64Kアド レススペースの任意の場所のデータワードを間接的にDM Aできるオプションを設けてもよい。16ビットデータワ ードをサブシステム#2へ送るにはサブシステム#1は まずサブシステム#2のポインタ (第1:図書込デコード 10 命令に参照)をセットアップして一のワードの転送先ア ドレスを指定する。サブシステ#1は次いでデータをハ ブに書込み、ハブはサブシステム#2へのデータのDMA 転送を開始する。これはブロック転送DMAチャンネルが イネーブルされている間は使えない。


なお本発明の技術思想の範囲内で様々な変形、変更が 可能である。 発明の効果

本発明は信号プロセッサ間のデータ転送を高い効率で 実行するデータハブを提供する。データバスはマスタCP 20 しから低い優先順位のデータ転送命令を受け、またかか る低い優先順位のデータをプロセッサ間でデータソース あるいは転送先に著しいオーバヘッド負担を課すること なく転送することを可能にする。ハブはさらに中位の優 先順位のデータ転送を非同期的に受取り、受取ったデー タを記憶しまたこれを他の低い優先順位の転送がなされ る前に転送先へ転送することが可能である。ハブはさら に中位及び低い優先順位の転送が実行される前にハブに よって実行される高い優先順位の転送要求を非同期的に する中枢的要素として使われる。


【図面の簡単な説明】

第1A図及び第18図は夫々中枢的構成要素として使われる 本発明による複数のモジュール式複数ポートデータハブ を有する分散プロセッサシステムを示す図、第2図は各 々2 つのデータハブを使用するように設計された一対の リダンダントなシステムを示す図、第3図は各サプシス テム内に2つのデータハブを使用しているリダンダント なシステムを示す図、第4図は本発明によるモジュール 式複数ポートデータハブを示す概略的ブロック図、第5 40 図は複数の並列及び直列チャンネル間でデータ転送を行 なえる本発明による複数ポートデータハブを示す概略的 ブロック図、第6A図及び第6B図は夫々2つのサブシステ ムをインターフェースする2つのポートのみを有する本 発明による複数ボートデータハブの概略的ブロック図 第7A図及び第7B図は夫々第6図の複数ポートデータハブ


内で実行されるステップを示す2つのフローチャート、 第8図は典型的なサブシステムCPU内で実行されるステ ップと本発明による複数ポートデータハブで実行される ステップとを同時に示すフローチャート、第9A図及び第 98図は夫々本発明によるモジュール式複数ポートデータ ハブの一実施例を示す概略的ブロック図。第10図は第9 図のハブを使った直列伝送の典型的な波形を示すタイミ ング図、第11図はマンチェスタ送信器の転送の際第9図 のデータハブ内で生じる一連の事象のタイミング図 第 12図は第9図のサブシステム#1及び#2内のCPU間で データ転送を行なう際のタイミング関係を1ワードプロ ック転送の場合について示す波形図。第13図は第9図サ ブシステム#1からサブシステム#2へのデータ転送に 関与する信号のいくつかのタイミング関係を示す図 第 14図は第9図サブシステム#1からサブシステム#2へ の1 ワードブロック転送のタイミングを示す図。また第 15A及び第15B図はそれぞれ第9図のデータハブはワード の定義を下位及び上位バイトについて示す図である。 10,26,28,30,32,102,106……データハブ、12……データ ソース/転送ユニット、14,34,36,38,40,42,44,48,50,5 2,86,88……リンク、20,22,24,80,82,84,90,92,120,12 2,370,372……システム、56,58,60,62,64,66,102,104,1 24,126,350,352,354……パス、68,70,72,74,76,78…… 装置、94,96,128,130······CPU.98,100,132,134,208,210 ·····メモリユニット、106,108,110,112,114,116,140,14 2,144,146,333,335,350,352,360,362,364,366,370,386, 388, 390, 397, 402, 410, 418, 422, 434, 438, 440, 447, 448, 45 2,460,466,722 ……ライン、136,138 ……チャンネル、14 8,150……受信部、152,154……送信部、156,158,160,16 受けることができる。このハブは信号プロセッサを結合 30 2……ワードカウントレジスタ、164,166,168,170,196,1 98,204,206……バッファレジスタ、172,174,176,178,19 2,194……アドレスレジスタ、180,182,200,202……フリ ップフロップ、184.186……メモリアドレスレジスタ、1 88,382……制御ユニット、190,408……状態レジスタ、2 00,202,206,208,212,214,216,218,220,224,226,228,23 2,236,238,240,242,244,246,248,250,300,302,304,306. 308,310,312,314,316,318,320,326,328……ステップ、2 04,210,230,322 ループ、210 メモリスペース、3 68……RTI、374,378……送信器、376,380……受信器、3 81,382,430,456,470,721……レジスタ、386,416,454… …多重化器、388,390,400,406,412,414,416,418,420,42 4,432,433,437,442,446,448,464,480,482,484,490,491, 493,500,502,504,506,700,702,704,706,708,710,712... …波形、450,472……ラッチ、466……データ確認信号、 724……デコードユニット。




【第1B図】




【第2図】




【第3図】






【第5図】




【第6A図】


(20)




【第6B図】




【第7A図】




【第7B図】




【第8図】




【第9A図】




【第9B図】






【第13図】



【第14図】



【第15A図】

下 位 バイト 読取書公 デコード RA1 ADD PHTR иR RX2 ADD DNTR WR 2 TX1 ADD PNTR MR 3 カヤント TX1 WRD CNT WR Tx2 ADD PNTR カケントー TX2 WRD CNT WR 6 SP1 BLK ADD PNTR WR 7 \$52 BLK ADD PATE カウント・ BLK WED CHT CH6 BXFR 缀 CH3 CH2 CHI MASK & ENBL WORD WR 10 LOAD TX1 DIRCT WR // LOAD TX2 DIRCT WR XFR MM to SS2 WR B WRITE SS 1to 2 MLBX RO READ RX1 RP READ RX2 MLBX MLBX OIR BWC RXI BSY READ STATUS WORD RO READ MLBX 251 ΑĐ 543 CH4 CH3 CH2 CHI ACV2 ACVI XAEQ MASK & ENBL WORD RD READ MLBX 1 to 2 WRITE 261 MLBX

【第15B図】

表配書と デコート			上	位	バ ・	۸ F			
T2	0/6	D15	014	013	012	DII	DIO	09	_
t mp									R×1 ADD PNTR
WR									RA 2 ADD PNTR
WR									T×1 APP PNTR
WR 3	x	х	x	x	x	x	REST RXI	自己 検査	TX 1 WRD CNT
WR 4									TAZ ADD PHTR
WR 5							REST RX2	自己 検査	T×2 wrd ent
WR 6									851 BLK ADD PHTR
W.P.									852 BLK ADD PINTR
WR 8	Х	x	х	X	X	x	x	DIR BIT	BLK WRD CNT
WR 9	MEX AND	SS2 BLK Done	TX2 BLK DONE	TXI BLK DONE	RX2 RDV	ROY.	TX2 EMP	TXI EMP	MASK & ENBL WORD
WR									LOAD TX1 DIRET
WR //									LOAD TX2 DIRCT
WR									XFR MM & \$52
WR 13	х	х	х	x	х				WRITE AS 1 to 2 MLBX
R									READ RK 1
RP									READ RX2
RD	868°	Ros	TX3	ĒΧΙρ	RXX K	EK O	9%3 Teat	※	READ STATUS WORD
Ago									READ MLBX 241
RD.	SS2=/ MLBX AVLB	SS2 BLK	DONE	BLK BLK	RX2 RDY	RXI	TX2 EMP	TXI	MASK & ENBL WORD
AD 3	MEX AVLBL	AL BL	BLK XFR ENBLD	BWS BWS	BIT				READ HLBK 1 to 2
WR 14									WRITE 261 MLBX

フロントページの続き

(72)発明者 グレゴリー アラン ポータノバ

アメリカ合衆国 コネティカット

ード 50番地

・ハー・パース (56)参考文献 特開 昭53-33555 (J P. A) 06082 エンフィールド アーバー ロード 50乗輪